まえがき
こんにちは! あなたはCPUを自作したことがありますか? 自作したことがあってもなくても大歓迎、この本はCPU自作の面白さを世に広めるために執筆されました。
パソコンの主要な部品であるCPUは、とても規模が大きくて複雑な電子回路で構成されています。現代的で、高速で、ゲームができるようなCPUを作るのは非常に難しいです。ですが、ちょっと遅くて機能が少ないCPUなら、誰でも簡単に作ることができます。
本書では、Verylという「ハードウェアを記述するための言語」でCPUを自作する方法を解説しています。Verylを使うと、例えば32ビットの足し算をする回路を次のように記述できます。
module Adder (
x : input logic<32>,
y : input logic<32>,
sum: output logic<32>,
) {
always_comb {
sum = x + y;
}
}
xとyを受け取って、sumにx + yを割り当てるだけ....簡単ですね。これと同様に、入出力を書いて、足し算やAND、OR、NOT演算などを書くだけで、CPUを書くことができます。
CPUは大きな論理回路です。でも、Verylで書いた小さな部品を組み合わせていけば、簡単に作ることができます。
あなたもCPUを自作してみませんか？自分好みのCPUを作る第一歩を踏み出しましょう。
本書を読むとわかること
- CPUの仕組み、動作、実装
- Verylの基本文法
- VerylでのCPUの実装方法
- RISC-Vの基本整数命令セット
対象読者
- 自作CPUに興味がある人
- コンピュータアーキテクチャに興味がある人
- Verylが気になっている人
必要な知識
- 基本的な論理演算 (AND、OR、NOTくらいしか使いません)
- C、C++、JavaScript、Python、Ruby、Rustのような一般的なプログラミング言語の経験
本書では、Verylの他にC++, Python, Makefile, シェルスクリプトを使用します。Verylについては詳細を解説しています。他の言語については、動作とどのような機能を持つかは解説しますが、言語の仕様や書き方、ライブラリなどは説明しません。
本書のソースコード / 問い合わせ先
本書で利用するソースコードは、以下のリポジトリから入手できます。
本書は次のリポジトリで管理されています。質問や報告があるときは、以下のリポジトリでissueを作成してください。
CPUの自作
CPUって自作できるのでしょうか? そもそもCPUの自作って何でしょうか? CPUの自作の一般的な定義はありませんが、 筆者は 「命令セットアーキテクチャの設計」 「論理設計」 「物理的に製造する」 に分類できると考えています。
命令セットアーキテクチャ(Instruction Set Architecture, ISA)とは、 CPUがどのような命令を実行できるかを定めたもの(仕様)です。 論理設計とは、簡単に言うと、 仕様の動作を実現する論理回路を設計することです。 CPUは論理回路で構成されているため、CPUの設計には論理設計が必要になります。 最近のCPUは、物理的にはVLSI(Very Large Scale Integration, 超大規模集積回路)によって実装されています。 VLSIの製造には莫大なお金が必要です[1]。
ISAと実装(設計と製造)には深い関わりがあるため、 ISAを知らずして実装はできないし、 実装を知らずしてISAを作ることはできません。 本書では、RISC-VというISAのCPUを実装することで、 一般的なCPUの作り方やアーキテクチャについて学びます。
物理的な製造のハードルは高いですが、 FPGAを使うことで簡単にお試しできます。 FPGA(Field Programmable Gate Array)とは、 任意の論理回路を実現できる集積回路のことです。 最近では、安価(数千 ～ 数万円)でFPGAを入手できます。
CPUのテストはシミュレータとFPGAで行います。 本書では、Tang Nano 9KとPYNQ-Z1というFPGAを利用します。 FPGAを持っていると、 自作CPUによってLEDを制御したり、 手持ちのパソコンと直接通信したりして楽しむことができます。
RISC-V
RISC-Vは、カリフォルニア大学バークレー校で開発されたISAです。 仕様書の初版は2011年に公開されました。 ISAとしての歴史はまだ浅いですが、 仕様が広く公開されていてカスタマイズ可能であるという特徴もあって、 着実に広がりつつあります。
インターネット上には多くのRISC-Vの実装が公開されています。 例として、 RocketChip(Chiselによる実装)、 Shakti(Bluespec SystemVerilogによる実装)、 RSD(SystemVerilogによる実装)が挙げられます。
本書では、RISC-VのバージョンRISC-V ISA Manual, version 20240411 を利用します。 RISC-Vの最新の仕様は、GitHubの riscv/riscv-isa-manual で確認できます。
RISC-Vには、基本整数命令セットとしてRV32I、RV64I、RV32E、RV64E[2]が定義されています。 RVの後ろにつく数字はレジスタの長さが何ビットかです。 基本整数命令セットには最低限の命令しか定義されていません。 それ以外のかけ算や割り算、不可分操作などの命令や機能は拡張として定義されています。
どの拡張を実装しているかを示す文字列では、 例えばかけ算と割り算、不可分操作ができるRV32IのCPUはRV32IMAと表現されます。 本書では、まず、RV32IのCPUを実装します。 これを、OSを実行できる程度までに進化させることを目標に実装を進めます。
本書の構成
本シリーズ(基本編)では、次のようにCPUを実装していきます。
- RV32IのCPUを実装する (第3章)
- Zicsr拡張を実装する (第4章)
- CPUをテストする (第5章)
- RV64Iを実装する (第6章)
- パイプライン化する (第7章)
- 実機でテストする (第8章)
- M拡張、A拡張、C拡張を実装する
- UARTと割り込みを実装する
- OSを実行するために必要なCSRを実装する
- OSを実行する
凡例
プログラムコードの差分は次のように修飾されます。 ただし、リスト内のコードが全て新しく追加されるときは修飾しません。 削除されたコードを示さない場合もあります。
print("Hello, world!\n"); ← 削除したコード
print("Hello, "+name+"!\n"); ← 追加、変更したコード
ターミナル画面は、次のように表示します。
$ echo Hello ← 行頭の「$」はプロンプト、それ以降がユーザ入力
プログラムコードやターミナル画面は、...などの複数の点で省略することがあります。