第1章
環境構築
本書で使用するソフトウェアをインストールします。WSLが使えるWindows、Mac、Linuxのいずれかの環境を用意してください。
1.1 Veryl
Verylのインストール
本書ではVerylという言語でCPUを記述します。まず、Verylのトランスパイラをインストールします。Verylには、Verylupというインストーラが用意されており、これを利用することでVerylをインストールできます。
VerylupはGitHubのReleaseページから入手できます。veryl-lang/verylupで入手方法を確認してください*1。Verylupを入手したら、次のようにVerylの最新版をインストールします(リスト1.1)。
[*1] cargoが入っている方は、cargo install verylup
でもインストールできます。
$ verylup setup
[INFO ] downloading toolchain: latest
[INFO ] installing toolchain: latest
[INFO ] creating hardlink: veryl
[INFO ] creating hardlink: veryl-ls
Verylの更新
最新のVerylに更新するには、次のようなコマンドを実行します(リスト1.2)。
$ verylup update
インストールするバージョンの指定
特定のバージョンのVerylをインストールするには、次のようなコマンドを実行します(リスト1.3)。
$ verylup install 0.13.1
インストールされているバージョン一覧は次のように確認できます(リスト1.4)。
$ verylup show
installed toolchains
--------------------
0.13.1
0.13.2
latest (default)
使用するバージョンの指定
バージョンを指定しない場合は、最新版のVerylが使用されます(リスト1.5)。
$ veryl --version
veryl 0.13.2
特定のバージョンのVerylを使用するには+
でバージョンを指定します(リスト1.6)。
$ veryl +0.13.2 ← +でバージョンを指定する
エディタ拡張のインストール
エディタにVSCodeを利用している方は、図1.1の拡張をインストールするとシンタックスハイライトなどの機能を利用できます。
エディタにVimを利用している方は、GitHubのveryl-lang/veryl.vimでプラグインを入手できます。
1.2 Verilator
Verilatorは、SystemVerilogのシミュレータを生成するためのソフトウェアです。
パッケージマネージャ(apt、Homebrewなど)を利用してインストールできます。パッケージマネージャが入っていない場合は、ドキュメントを参考にインストールしてください。
2024/10/28時点の最新バージョンはv5.030ですが、Verilatorの問題によりシミュレータをビルドできない場合があります。対処方法はサポートページを確認してください。
1.3 riscv-gnu-toolchain
riscv-gnu-toolchainは、RISC-V向けのコンパイラやシミュレータなどが含まれているツールチェーン(ソフトウェア群)です。
GitHubのriscv-collab/riscv-gnu-toolchainのREADMEにインストール方法が書かれています。READMEのInstallation (Newlib)
を参考にインストールしてください。
GOWINのFPGAを利用する人はGOWIN EDA、PYNQ-Z1を利用する人はVivadoのインストールが必要です。